Resumen

Este artculo propone arquitecturas de alta velocidad 2unrolled del bloque de cifrado MISTY1 para aplicaciones inalmbricas, incluyendo redes de sensores y cifrado de imgenes. Se lleva a cabo una exploracin del espacio de diseo para el MISTY1 de 8 rondas utilizando canalizaciones de disparo de doble filo (DET) y de disparo de filo nico (SET) para analizar la relacin velocidad/rea. El diseo se basa principalmente en la implementacin optimizada de tablas de consulta (LUT) para MISTY1 y sus funciones bsicas de transformacin. Las LUT se disean mediante la formulacin lgica de S9/S7 s-boxes y funciones FI y {FO+32-bit XOR} con la colocacin fina de pipelines. De este modo se obtienen arquitecturas MISTY1 altamente eficientes y de alta velocidad que se implementan en la matriz de puertas programables en campo (FPGA), Virtex-7, XC7VX690T. Las arquitecturas MISTY1 de alta velocidad/muy alta velocidad adquieren valores de rendimiento de 25,2/43Gbps cubriendo un rea de 1331/1509 CLB slices, respectivamente. La arquitectura MISTY1 propuesta supera a todas las implementaciones MISTY1 anteriores, lo que indica una alta velocidad con un rea reducida y un alto valor de eficiencia. La arquitectura propuesta presenta valores de eficiencia superiores a los de las arquitecturas AES y Camellia existentes. Esto demuestra las optimizaciones realizadas para las arquitecturas MISTY1 de alta velocidad propuestas.

• Materias:Algoritmos (Matemáticas) Algebra Ingeniería Lógica matemática Matemáticas
• Subjects:Agorithms (Math) Algebra Engineering Mathematical logic mathematics
• Palabras claves:papel; arquitecturas de alta velocidad desenrolladas; cifrado en bloque MISTY1; aplicaciones inalámbricas; redes de sensores; cifrado de imágenes
• Keywords:paper; unrolled high-speed architectures; MISTY1 block cipher; wireless applications; sensor networks; image encryption