Resumen

El power gating es una de las técnicas más eficientes para reducir el consumo de energía. Sin embargo, cuando se aplica en varias partes diferentes de un diseño complejo, la verificación funcional se convierte en un desafío. Últimamente, el proceso de verificación de esta técnica se ha llevado a cabo en una abstracción de Nivel de Transferencia de Registros (RTL), basada en el Formato Común de Energía (CPF) y el Formato Unificado de Energía (UPF). El propósito de este artículo es presentar un simulador OSCI SystemC con soporte para el diseño de power gating. Este simulador es una alternativa para ayudar a lograr la verificación funcional de sistemas modelados en RTL. La posibilidad de controlar la retención y aislamiento del bloque funcional con power gating (PGFB) se presenta en este trabajo, haciendo que las simulaciones sean más estables y precisas. Se presentan dos estudios de caso para demostrar las nuevas características de ese simulador.

• Materias:Control de potencia Núcleo de memoria Sensor de visión Acelerador de hardware Programación de arquitecturas
• Subjects:Power control Memory core Vision sensor Hardware accelerator Architecture programming
• Palabras claves:Cierre de energía; Verificación; RTL; CPF; UPF; SystemC
• Keywords:Power gating; Verification; RTL; CPF; UPF; SystemC