Resumen

El tema principal de este artículo es la criptografía de clave pública de bajo coste en nodos sensores inalámbricos. La seguridad en sistemas embebidos, por ejemplo, en nodos sensores basados en FPGA (field programmable gate array), exige soluciones de bajo coste pero eficientes. Los nodos sensores son elementos clave en el paradigma del Internet de las Cosas, y su seguridad es un requisito crucial para aplicaciones críticas en sectores como el militar, el sanitario y el industrial. Para abordar estos requisitos de seguridad bajo las restricciones impuestas por los recursos informáticos disponibles de los nodos sensores, este artículo presenta un acelerador de hardware prototipado en FPGA de baja área para la multiplicación escalar, la operación más costosa de la criptografía de curva elíptica (ECC). Este criptomotor se ofrece como un habilitador de criptografía robusta para servicios de seguridad en el IoT, como la confidencialidad y la autenticación. La propiedad compacta en el diseño de hardware propuesto se consigue implementando un novedoso enfoque de computación dígito a dígito aplicado a los algoritmos de campo finito y nivel de curva, además de la reutilización de hardware, el uso de bloques de memoria embebidos en FPGAs modernas y una lógica de control más sencilla. Nuestro diseño de hardware se dirige a curvas elípticas definidas sobre campos binarios generados por trinomios, utiliza menos recursos de área que otros enfoques de FPGA y es más rápido que sus homólogos de software. Nuestro acelerador de hardware ECC se validó bajo un codiseño hardware/software del protocolo de intercambio de claves Diffie-Hellman (ECDH) desplegado en la placa FPGA IoT MicroZed. Para una multiplicación escalar en la curva sect233, nuestro diseño requiere 1170 cortes de FPGA y completa el cálculo en 128820 ciclos de reloj (a 135,31 MHz), con una eficiencia de 0,209 kbps/corte. En el codiseño, el protocolo ECDH se ejecuta en 4,1 ms, 17 veces más rápido que una implementación de software MIRACL que se ejecuta en el procesador Cortex A9 integrado en el MicroZed. El acelerador basado en FPGA para ECC binario presentado en este trabajo es el que requiere menos recursos de hardware en comparación con otros diseños de FPGA de la bibliografía.

• Materias:Biotecnología Minería de datos Redes de sensores Sistema de sensores Tecnología de sensores
• Subjects:Biotechnology Data mining Sensor networks Sensor system Sensor technology
• Palabras claves:diseño de hardware, multiplicación escalar, nodos sensores, acelerador de hardware ecc, implementación de software miracl, placa fpga microzed, recursos informáticos disponibles, algoritmos de nivel de curva, enfoque de computación de dígitos, criptografía de curva elíptica
• Keywords:hardware design, scalar multiplication, sensor nodes, ecc hardware accelerator, miracl software implementation, microzed fpga board, available computing resources, curve level algorithms, digit computing approach, elliptic curve cryptography