Resumen

La CPU tiene recursos insuficientes para satisfacer la eficiente computación de la red neuronal convolucional (CNN), especialmente para aplicaciones integradas. Por lo tanto, las plataformas de cómputo heterogéneas son ampliamente utilizadas para acelerar tareas de CNN, como GPU, FPGA y ASIC. Entre éstas, FPGA puede acelerar la computación al mapear el algoritmo al hardware paralelo en lugar de la CPU, que no puede explotar completamente el paralelismo. Al utilizar completamente el paralelismo de la estructura de las redes neuronales, FPGA puede reducir los costos de computación y aumentar la velocidad de computación. Sin embargo, el desarrollo de FPGA requiere grandes habilidades de diseño. Como plataforma de desarrollo heterogéneo, OpenCL tiene algunas ventajas como un alto nivel de abstracción, un ciclo de desarrollo corto y una fuerte portabilidad, que pueden compensar la falta de diseñadores expertos. Este documento utiliza Xilinx SDAccel para realizar la aceleración paralela de tareas de CNN, y también propone una estrategia de optimización de una

• Materias:Sistema de reducción Arquitectura de multiplexación Acelerador heterogéneo Emulador de red Diseños reconfigurables
• Subjects:Reduction system Multiplexing architecture Heterogeneous accelerator Network emulator Reconfigurable designs
• Palabras claves:Recursos; Red neuronal convolucional; FPGA; ASIC; Paralelismo; OpenCL
• Keywords:Resources; Convolution neural network; FPGA; ASIC; Parallelism; OpenCL