Resumen

Los FPGAs de bajo costo tienen un número comparable de Bloques de Lógica Configurable (CLBs) con respecto a los FPGAs ricos en recursos, pero tienen muchas menos pistas de enrutamiento. Para las herramientas CAD, esta situación aumenta la dificultad de mapear con éxito un circuito en los FPGAs de bajo costo. En lugar de cambiar a FPGAs ricos en recursos, los diseñadores podrían emplear técnicas de agrupamiento basadas en la despoblación que subutilizan los CLBs, mejorando así la capacidad de enrutamiento al distribuir la lógica en la arquitectura. Sin embargo, todos los algoritmos de agrupamiento basados en la despoblación hasta la fecha aumentan el retardo en el camino crítico. En este documento, presentamos una técnica de agrupamiento basada en la despoblación no uniforme impulsada por temporización, T-NDPack, que apunta simultáneamente a las restricciones de retardo en el camino crítico y ancho de canal. T-NDPack ajusta la capacidad de CLB en función de la criticidad

• Materias:Cinemática directa de robots Sistema informático Bloques programables Sistema de filtrado Arquitecturas de red
• Subjects:Direct robot kinematics Computer system Programmable blocks Filtering system Network architectures
• Palabras claves:FPGAs; CLBs; Pistas de enrutamiento; Herramientas CAD; Técnicas de agrupamiento basadas en despojamiento; Retardo de la ruta crítica
• Keywords:Fpgas; Clbs; Routing tracks; Cad tools; Depopulation-based clustering techniques; Critical path delay