Resumen

Los búferes de las redes en chip constituyen una proporción significativa del consumo de energía y del área de interconexión, por lo que su reducción es un problema importante. Los diseños de aplicaciones específicas tienen una utilización no uniforme de la red, por lo que requieren un enfoque de dimensionamiento de búferes que aborde la no uniformidad. Además, los efectos de la congestión que se producen durante el funcionamiento de la red deben tenerse en cuenta a la hora de dimensionar los búferes. Muchas NoC están diseñadas para funcionar en múltiples islas de tensión/frecuencia, y la comunicación entre islas se realiza a través de convertidores de frecuencia. Con este fin, proponemos un algoritmo de dos fases para dimensionar los búferes de conmutación en redes en chip (NoC) teniendo en cuenta la compatibilidad con islas de frecuencias múltiples. Nuestro algoritmo tiene en cuenta tanto los efectos estáticos como los dinámicos a la hora de dimensionar los buffers. Analizamos el impacto de colocar convertidores de frecuencia (FC) en un enlace, así como unidades de empaquetado y envío que utilicen eficazmente el ancho de banda de la red. Los experimentos realizados en muchos sistemas en chip (SoC) de referencia realistas muestran que nuestro algoritmo reduce en un 42% la cantidad de almacenamiento en búfer en comparación con un enfoque de almacenamiento en búfer estándar.

• Materias:Redes Inalámbricas Modelo computacional Teoría de códigos Sistemas de comunicación Procesamiento de datos
• Subjects:Wireless Networks Computational Model Code theory Communication systems Data processing
• Palabras claves:convertidores de frecuencia, islas de frecuencia, sistema de muchos realistas, utilización no uniforme de la red, enfoque de almacenamiento en búfer estándar, algoritmo, muchos nocs, programa de referencia, redes de chips, efectos de la congestión
• Keywords:frequency converters, frequency islands, many realistic system, nonuniform network utilization, standard buffering approach, algorithm, many nocs, benchmark show, chip networks, congestion effects