Resumen

En los receptores de acceso múltiple por división de frecuencia de portadora única (SC-FDMA) en el enlace ascendente de evolución a largo plazo, el ruido de fase es una de las principales deficiencias del front-end de radiofrecuencia que degradan el rendimiento del sistema. Para resolver este problema, proponemos un nuevo algoritmo de cálculo de la relación logarítmica de verosimilitud (LLR). En el algoritmo se considera un modelo de señal con ruido de fase residual. Basándonos en este modelo, derivamos una expresión de forma cerrada de la función de verosimilitud del símbolo recibido y calculamos una información LLR más precisa. De este modo, aumenta la precisión del descodificador y mejoran las prestaciones del sistema SC-FDMA. Los resultados de la simulación muestran que el algoritmo propuesto consigue una tasa de error binario (BER) superior a la de los algoritmos de cálculo LLR existentes en modulaciones de amplitud en cuadratura de alto orden (QAM).

• Materias:Ingeniería electrónica Redes Inalámbricas Ingeniería Eléctrica Procesamiento de señales asistido por computador Sistemas de comunicación Informática
• Subjects:Electronic engineering Wireless Networks Electrical Engineering Signal processing computer-assisted Communication systems Computing
• Palabras claves:modulaciones de amplitud en cuadratura de orden superior, tasa de error binario superior, algoritmos de cálculo de llr, información llr precisa, ruido de fase residual, evolución del término en enlace ascendente, algoritmo, rendimiento, sistema fdma, resultados de simulación
• Keywords:order quadrature amplitude modulations, superior bit error rate, llr calculation algorithms, accurate llr information, residual phase noise, term evolution uplink, algorithm, performance, fdma system, simulation results