Resumen

Un FPGA tiene una capacidad de enrutamiento finita debido a la cual un número considerable de circuitos altamente densos no logran mapearse en una arquitectura ligeramente subdimensionada. La alta demanda de interconexión en las regiones congestionadas no es satisfecha por los recursos disponibles, como resultado de lo cual el circuito se vuelve no enrutado para esa arquitectura en particular. En este artículo, presentamos un nuevo enfoque de ubicación que se basa en un proceso natural llamado difusión. Nuestro colocador intenta minimizar la congestión de enrutamiento distribuyendo de manera uniforme la demanda de interconexión en un chip de FPGA. Para los 20 circuitos de referencia MCNC, nuestro algoritmo redujo el ancho del canal para 15 circuitos. Los resultados mostraron en promedio una reducción del ~33% en la desviación estándar del uso de interconexión a expensas de una penalización promedio del ~13% en el retraso de la ruta crítica. También se observó una ganancia máxima en el ancho del canal del

• Materias:Memoria multipuerto Algoritmos genéticos Clasificación de paquetes Recuperación de fallas Predicción de frecuencia
• Subjects:Multiport memory Genetic algorithms Packet classification Fault recovery Frequency prediction
• Palabras claves:FPGA; Capacidad de enrutamiento; Demanda de interconexión; Enfoque de ubicación; Difusión; Congestión
• Keywords:Fpga; Routing capacity; Interconnect demand; Placement approach; Diffusion; Congestion