Con la llegada de la tecnología de reconfiguración parcial, los FPGA modernos admiten tareas que pueden ser cargadas (o eliminadas) en el FPGA de forma individual sin interrumpir otras tareas que ya se estén ejecutando en el mismo FPGA. Se han propuesto muchos algoritmos de colocación de tareas en línea diseñados para estos sistemas parcialmente reconfigurables con el fin de proporcionar una colocación eficiente y rápida. Se propone un nuevo enfoque para la colocación en línea de módulos en dispositivos reconfigurables, gestionando el espacio libre utilizando una representación basada en ejecuciones. Esta representación permite al algoritmo insertar o eliminar tareas rápidamente y también calcular la fragmentación fácilmente. En el modelo de FPGA propuesto, los CLBs están numerados de acuerdo con el modelo de curva de relleno de espacio binario gris reflejado. El algoritmo de búsqueda identificará rápidamente una ubicación para la tarea entrante basándose en el modo de ajuste de primer ajuste o un modo de mejor ajuste consciente de la fragmentación. Experimentos
Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.
Artículo:
Esquema de verificación ligero para sistemas biométricos de huellas palmares basados en imágenes
Artículo:
Un enfoque novedoso para clasificar los ataques a MANETs con un sistema inteligente neutrosófico basado en un algoritmo genético
Artículo:
URDNet: Una Red Unificada de Regresión para la Detección de GGO en Imágenes de TC de Pulmón
Artículo:
Diseño multicapa para la programación del enlace descendente combinada con el control de admisión de llamadas en redes inalámbricas
Artículo:
Un enfoque de recomendación de canciones basado en sesiones que implica la caracterización del usuario a lo largo de la distribución de ley de potencia de reproducción.