Resumen

En este artículo se presenta el diseño de un amplificador operacional de transconductancia OTA, operando en la región para bajo consumo de potencia en sub-umbral. Donde se realizaron simulaciones con las herramientas del programa SYNOPSYS para la tecnología de 180nm. El amplificador diferencial es alimentado con un VDD de 600mV, y tiene una capacitancia de carga de 15pF. El amplificador tiene una ganancia de 60,08dB con una frecuencia de ganancia unitaria de 21.7kHz, y margen de fase de más de 50 grados. Alcanzando una amplia operación en modo común por el uso de pares diferenciales de entrada complementarios (NMOS y PMOS) que muestra un rango de operación de 500mV.

1. INTRODUCCIÓN

En la actualidad se puede apreciar la tendencia a diseñar equipos electrónicos portátiles que operen a bajas tensiones de alimentación. Debido a lo anterior surge la necesidad de trabajar en el diseño de circuitos microelectrónicos y utilizar técnicas de bajo consumo de potencia con el fin de garantizar una mayor duración de las baterías. Una aplicación de circuitos de bajo consumo de potencia, es el sistema portátil de adquisición de señales de sensores de presión para el calzado, en un dispositivo de rehabilitación para la locomoción humana. Uno de los dispositivos más importantes en los sistemas de adquisición de señales, es el amplificador operacional, quien es el encargado de amplificar la información de los sensores, para una posterior entrega a la etapa de procesamiento.

En la literatura se puede encontrar múltiples investigaciones acerca de amplificadores operacionales, pero de estas muy pocas han sido trabajadas en la región de sub-umbral y cuyas publicaciones no son las más recientes.

Una de las limitantes cuando se diseña circuitos que trabajen con un bajo voltaje de alimentación, es el pequeño rango de entrada en modo común; una técnica utilizada para mejorar esto, consiste en colocar pares diferenciales de entrada complementarios en paralelo (Baker, 2010), como el utilizado para este diseño.

Cuando se trabaja con circuitos alimentados a baja tensión, la principal limitante es que la reducción del voltaje de umbral VT, se limita al nivel de ruido (Wang, Chandrakasan & Kosonocky, 2002). Para el diseño de circuitos de bajo consumo de potencia se cuenta con diversas técnicas, de las cuales una de las más utilizadas es la técnica en sub-umbral (Chandrakasan, Verma & Daly, 2008).

• Materias:Potencia eléctrica Energía eléctrica Circuitos eléctricos
• Subjects:Electric power Electric circuits
• Palabras claves:Bajo consumo de potencia; Circuitos en sub-umbral; Región de operación
• Keywords: Low power; Circuit sub-threshold; Operation region.