Resumen

La tecnología CMOS de menos de 10 nm se enfrenta a límites fundamentales que restringen su aplicabilidad en la electrónica del futuro, principalmente en términos de tamaño, consumo y velocidad. En la electrónica digital, los componentes de memoria desempeñan un papel muy importante. La SRAM, por su capacidad única para retener datos, es uno de los elementos de memoria más utilizados en la mayoría de los dispositivos digitales. Con el agresivo escalado tecnológico, el diseño de SRAM se enfrenta a serios retos en términos de retardo, margen de ruido y estabilidad. En este artículo se comparan las prestaciones de varias topologías de celdas SRAM basadas en CNTFET, como las celdas de 6T, 7T, 8T, 9T y 10T, con respecto al margen de ruido estático (SNM), el margen de escritura (WM), el retardo de lectura y el consumo de energía. Para tener en cuenta las no idealidades del CNTFET, se han considerado las variaciones en el diámetro del tubo y el efecto de los tubos metálicos para varias estructuras con respecto a varias métricas de rendimiento como SNM, WM, retardo de lectura y consumo de energía.

• Materias:Biotecnología Nanotecnología Fotocatálisis Nanopartículas
• Subjects:Biotechnology Nanotechnology Photocatalysis Nanoparticles
• Palabras claves:consumo de energía, retardo, topologías de célula sram, escalado tecnológico agresivo, futura aplicación electrónica, elementos de memoria populares, margen de ruido estático, diversas métricas de rendimiento, snm, sram
• Keywords:power consumption, delay, sram cell topologies, aggressive technology scaling, future electronic application, popular memory elements, static noise margin, various performance metrics, snm, sram