Resumen

Las redes de interconexión para procesadores multinúcleo están tradicionalmente diseñadas para servir a una diversidad de cargas de trabajo. Sin embargo, diferentes cargas de trabajo o incluso diferentes fases de ejecución de la misma carga de trabajo pueden beneficiarse de diferentes configuraciones de interconexión. En este documento, primero motivamos la necesidad de redes de interconexión adaptables a la carga de trabajo. Posteriormente, describimos un marco de red de interconexión basado en interruptores reconfigurables para su uso en procesadores multinúcleo de memoria compartida de mediana escala (hasta 32 núcleos). Nuestra red de interconexión reconfigurable y rentable se implementa en un interconector de bus compartido tradicional con coherencia basada en snoopy, y permite mejorar el rendimiento multinúcleo. La arquitectura de interconexión propuesta distribuye los núcleos del procesador en clústeres con lógica reconfigurable entre clústeres para admitir políticas adaptables a la carga de trabajo para la comunicación entre clúster

• Materias:Cinemática directa de robots Sistema informático Bloques programables Sistema de filtrado Arquitecturas de red
• Subjects:Direct robot kinematics Computer system Programmable blocks Filtering system Network architectures
• Palabras claves:Redes de interconexión; Procesadores multinúcleo; Interruptores reconfigurables; Memoria compartida; Rendimiento multinúcleo; Arquitectura de interconexión
• Keywords:Interconnection networks; Multicore processors; Reconfigurable switches; Shared memory; Multicore performance; Interconnect architecture