Resumen

Para satisfacer las altas demandas de rendimiento de las aplicaciones multimedia integradas, los sistemas integrados están incorporando múltiples unidades de procesamiento. Sin embargo, en su mayoría se basan en una metodología de diseño de lógica personalizada. El diseño de sistemas multicore paralelos utilizando propiedades intelectuales estándar disponibles y a la vez manteniendo un alto rendimiento es también un problema desafiante. Los procesadores de núcleo suave y las matrices de compuertas programables en campo (FPGAs) son una opción económica y rápida para desarrollar y probar dichos sistemas. Este documento describe una metodología de diseño basada en FPGA para implementar un prototipo rápido de sistemas multicore paramétricos. También se presenta un estudio sobre la viabilidad de crear el SoC utilizando el núcleo de procesador suave NIOS II de Altera. El NIOS II cuenta con una arquitectura de CPU RISC de propósito general diseñada para abordar una amplia gama de aplicaciones. Se discute el rendimiento de la arquitectura implementada, y también se utilizan algunas aplicaciones

• Materias:Reconfiguración parcial Aplicaciones excluyentes Identificación de fallas Redes informáticas Multiplicación de mapeo
• Subjects:Partial reconfiguration Exclusionary applications Fault identification Computer networks Multiplication mapping
• Palabras claves:Sistemas embebidos; Sistemas multinúcleo; Procesadores de núcleo blando; Arrays de compuertas programables en campo; Metodología de diseño basada en FPGA; Núcleo de procesador blando NIOS II
• Keywords:Embedded systems; Multicore systems; Softcore processors; Field programmable gate arrays; FPGA-based design methodology; NIOS II soft-processor core