Biblioteca122.294 documentos en línea

Artículo

An Asynchronous Low Power and High Performance VLSI Architecture for Viterbi Decoder Implemented with Quasi Delay Insensitive TemplatesUna arquitectura VLSI asíncrona de bajo consumo y alto rendimiento para un decodificador Viterbi implementado con plantillas de insensibilidad a retardos cuasi.

Resumen

Los códigos convolucionales se utilizan de manera exhaustiva como códigos de corrección de errores hacia adelante (FEC) en sistemas de comunicación digital. Para la decodificación de los códigos convolucionales en el extremo receptor, a menudo se utiliza el decodificador de Viterbi para tener alta prioridad. Este decodificador satisface la demanda de alta velocidad y bajo consumo de energía. En la actualidad, el diseño de un sistema competente en tecnología de Integración a Gran Escala (VLSI) requiere que estos parámetros de VLSI estén definidos con precisión. El método asincrónico propuesto se centra en reducir el consumo de energía del decodificador de Viterbi para diversas longitudes de restricción utilizando módulos asincrónicos. Los diseños asincrónicos se basan en plantillas comúnmente utilizadas de Retardo Cuasi Insensible (QDI), a saber, Precharge Half Buffer (PCHB) y Weak Conditioned Half Buffer (WCHB). La funcionalidad del diseño asincrónico propuesto se simula y verifica utilizando Tanner Spice (

  • Tipo de documento:
  • Formato:pdf
  • Idioma:Inglés
  • Tamaño: Kb

Cómo citar el documento

Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.

Este contenido no est� disponible para su tipo de suscripci�n

Información del documento