Resumen

Este trabajo presenta una arquitectura VLSI para el algoritmo de salida dura subóptima Vertical-Bell Laboratories Layered Space-Time (V-BLAST) en el contexto de sistemas de Multiplexación Espacial de Entrada Múltiple y Salida Múltiple (SM-MIMO) inmersos en canales con desvanecimiento de Rayleigh. Se considera el diseño y la implementación de sus correspondientes componentes data-path y control-path sobre dispositivos FPGA. Se presentan los resultados de la síntesis, la tasa de bits erróneos y el caudal de datos.

• Materias:Celda de memoria Arquitectura informática Levitación magnética Diseño Kansei Análisis de algoritmos
• Subjects:Memory cell Computer architecture Magnetic levitation Kansei Design Algorithm analysis
• Palabras claves:Bell Laboratories Layered Space, rendimiento de la tasa de bits erróneos, múltiple multiplexación espacial, dispositivos FPGA, múltiple de entrada, arquitectura VLSI, caudal de datos, canales con desvanecimiento, vertical de salida, componentes de la trayectoria
• Keywords:Bell Laboratories Layered Space, bit error rate performance, Spatial Multiplexing Multiple, FPGA devices, Input Multiple, VLSI architecture, data throughput, fading channels, output Vertical, path components