Resumen

Las matrices de compuertas programables en campo (FPGAs) y otros dispositivos de computación reconfigurables (RC) han demostrado ampliamente tener numerosas ventajas, incluyendo mejoras de rendimiento y consumo de energía del orden de magnitud en comparación con los microprocesadores para algunas aplicaciones. Desafortunadamente, el uso de FPGAs se ha limitado en gran medida a aplicaciones que presentan patrones de acceso a la memoria secuenciales, lo que impide la aceleración de aplicaciones importantes con patrones irregulares (por ejemplo, estructuras de datos basadas en punteros). En este documento, presentamos un patrón de diseño para el desarrollo de aplicaciones RC que serializa las travesías de estructuras de datos irregulares en línea en una caché de travesías, lo que permite que los datos correspondientes se transmitan de manera eficiente a la FPGA. El documento presenta un marco generalizado que beneficia a aplicaciones con travesías repetidas, las cuales pueden lograr una aceleración entre 7 y 29 veces más rápida que el software basado en punteros.

• Materias:Cinemática directa de robots Sistema informático Bloques programables Sistema de filtrado Arquitecturas de red
• Subjects:Direct robot kinematics Computer system Programmable blocks Filtering system Network architectures
• Palabras claves:FPGAs; Computación reconfigurable; Estructuras de datos irregulares; Caché de recorrido; Ancho de banda de memoria; Aceleración
• Keywords:Fpgas; Reconfigurable computing; Irregular data structures; Traversal cache; Memory bandwidth; Speedup