Resumen

La reconfiguración parametrizada es un método para la especialización dinámica de circuitos en FPGAs. La principal ventaja de este nuevo concepto es la alta eficiencia de recursos. Además, existe un flujo de herramientas automatizado que convierte un diseño de hardware en un diseño reconfigurable en tiempo de ejecución más eficiente en recursos sin un gran esfuerzo de diseño. Comenzaremos explicando los principios fundamentales detrás de la técnica de especialización dinámica de circuitos. A continuación, mostramos las posibles mejoras en aplicaciones de cifrado utilizando un codificador AES. Nuestro diseño AES muestra una ganancia de área del 20.6% en comparación con una implementación de hardware no optimizada y una ganancia del 5.3% en comparación con una implementación de hardware de terceros optimizada manualmente. También utilizamos la técnica en una implementación de Triple-DES y RC6, donde logramos una ganancia de área de LUT del 27.8% y del 72.7% respectivamente. Además, discutimos un alineador de ADN reconfigurable en tiempo

• Materias:Control de potencia Núcleo de memoria Sensor de visión Acelerador de hardware Programación de arquitecturas
• Subjects:Power control Memory core Vision sensor Hardware accelerator Architecture programming
• Palabras claves:Reconfiguración; Especialización dinámica de circuitos; Eficiencia de recursos; Codificador AES; Aplicaciones de cifrado; Alineador de ADN reconfigurable en tiempo de ejecución
• Keywords:Reconfiguration; Dynamic circuit specialization; Resource efficiency; AES encoder; Encryption applications; Run-time reconfigurableDNA aligner