Resumen

Se ha presentado una modificación de un comparador de corriente existente propuesto por Tang y Pun. El circuito introduce un seguidor de tensión invertido (FVF) que sustituye a la etapa de entrada del seguidor de fuente del comparador de corriente existente de Tang y Pun. Esta modificación se traduce en una mayor velocidad, especialmente a corrientes más bajas, y una menor disipación de potencia. La aplicación del comparador de corriente propuesto también se ha planteado mediante la implementación de un ADC de modo de corriente (CM) de 3 bits y un ADC CM de 3 bits de dos pasos. Las proposiciones teóricas se verifican mediante simulación spice utilizando tecnología CMOS TSMC de 0,18 μm a una fuente de alimentación de 1,8 V. Se han calculado el retardo de propagación, la disipación de potencia y el producto de retardo de potencia (PDP) para el comparador de corriente propuesto y se ha estudiado la variación de los parámetros del proceso. Para ambas implementaciones de ADC, se han evaluado los parámetros de rendimiento, a saber, DNL, INL, códigos perdidos, monotonicidad, offset y errores de ganancia.

• Materias:Ingeniería electrónica Redes Inalámbricas Ingeniería Eléctrica Procesamiento de señales asistido por computador Sistemas de comunicación Informática
• Subjects:Electronic engineering Wireless Networks Electrical Engineering Signal processing computer-assisted Communication systems Computing
• Palabras claves:comparador de corriente, etapa de entrada seguidora de fuente, tecnología tsmc cmos, v. retardo de propagación, bit cm adc, menor disipación de potencia, producto de retardo de potencia, variación de parámetros de proceso, pun, tang
• Keywords:current comparator, source follower input stage, tsmc cmos technology, v. propagation delay, bit cm adc, lower power dissipation, power delay product, process parameter variation, pun, tang