Biblioteca122.739 documentos en línea

Artículo

An NoC Traffic Compiler for Efficient FPGA Implementation of Sparse Graph-Oriented WorkloadsUn compilador de tráfico de NoC para una implementación eficiente en FPGA de cargas de trabajo orientadas a gráficos dispersos.

Resumen

Las aplicaciones orientadas a grafos paralelos expresadas en los modelos de cómputo en Paralelo Sincrónico a Granel (BSP) y Flujo de Datos con Token generan cargas de trabajo altamente estructuradas de comunicación a partir de mensajes que se propagan a lo largo de los bordes del grafo. Podemos exponer estáticamente esta estructura a compiladores de tráfico y herramientas de optimización para remodelar y reducir el tráfico en aras de un mayor rendimiento (o menor área, menor energía, menor costo). Esta optimización de tráfico fuera de línea elimina la necesidad de hardware NoC complejo en tiempo de ejecución y permite NoCs ligeros y escalables. Realizamos equilibrio de carga, ubicación, enrutamiento de fanout y sincronización detallada para optimizar nuestras cargas de trabajo para redes grandes de hasta 2025 elementos paralelos para el modelo BSP y 25 elementos paralelos para el Flujo de Datos con Token. Esto nos permite demostrar aceleraciones entre 1.2 y 22 (media de 3.5), reducciones de área (

  • Tipo de documento:
  • Formato:pdf
  • Idioma:Inglés
  • Tamaño: Kb

Cómo citar el documento

Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.

Este contenido no est� disponible para su tipo de suscripci�n

Información del documento