Resumen

Con la creciente popularidad del Internet de las cosas (IoT), el tema de la seguridad de la información ha llamado cada vez más la atención. Para superar la barrera de restricción de recursos para la transmisión segura y confiable de datos en dispositivos IoT ampliamente utilizados como nodos de redes de sensores inalámbricos (WSN), muchos estudios de investigadores consideran la aceleración de hardware de algoritmos criptográficos tradicionales como uno de los métodos efectivos. Mientras tanto, como uno de los temas de investigación actuales en la arquitectura de conjunto de instrucciones reducido (RISC), RISC-V proporciona una base sólida para implementar una arquitectura específica de dominio (DSA). Con este fin, proponemos un esquema de instrucciones extendido para el estándar de cifrado avanzado (AES) basado en instrucciones personalizadas de RISC-V y presentamos un coprocesador diseñado en el núcleo de código abierto. El coprocesador AES utiliza canales de acceso directo a memoria para log

• Materias:Cifrado de búsqueda Seguridad informática Reconstrucción virtual Detección de intrusos Sistema de programación
• Subjects:Search encryption Computer security Virtual reconstruction Intrusion detection Programming system
• Palabras claves:Internet de las cosas; Seguridad de la información; Aceleración de hardware; Algoritmos criptográficos; RISC-V; Estándar de cifrado avanzado
• Keywords:Internet of things; Information security; Hardware acceleration; Cryptographic algorithms; RISC-V; Advanced encryption standard