Resumen

Mediante la reconfiguración parcial, partes del hardware pueden intercambiarse dinámicamente en tiempo de ejecución. Esto permite que una aplicación de transmisión que se ejecuta en diferentes modos de los sistemas pueda compartir recursos. En este artículo, discutimos los problemas arquitectónicos para diseñar tales sistemas reconfigurables. Para poder reducir el tiempo de reconfiguración, este artículo propone además un algoritmo novedoso para combinar varias aplicaciones de transmisión en una representación única, llamada grafo de fusión. El artículo también propone un algoritmo para ubicar aplicaciones de transmisión en tiempo de ejecución que no solo considera las restricciones de ubicación y comunicación, sino que también permite ubicar tareas de fusión. En un estudio de caso, implementamos el algoritmo propuesto como soporte en tiempo de ejecución en un sistema en chip basado en FPGA. Además, los experimentos muestran que el tiempo de reconfiguración puede reducirse considerablemente aplicando nuestro enfoque.

• Materias:Control de potencia Núcleo de memoria Sensor de visión Acelerador de hardware Programación de arquitecturas
• Subjects:Power control Memory core Vision sensor Hardware accelerator Architecture programming
• Palabras claves:Reconfiguración parcial; Hardware; Aplicaciones de transmisión; Sistemas reconfigurables; Grafo de fusión; Sistema basado en FPGA
• Keywords:Partial reconfiguration; Hardware; Streaming applications; Reconfigurable systems; Merge graph; FPGA-based system