Resumen

En la optimización de tasa-distorsión (RDO), el proceso de elegir el mejor modo de predicción se realiza a través de ejecuciones exhaustivas de todo el proceso de codificación, aumentando significativamente la complejidad computacional del codificador. Considerando la predicción intra de cuadros de H.264/AVC, existen varios modos para codificar un macrobloque (MB). Este trabajo propone un algoritmo y un diseño de hardware para un módulo de decisión de modo intra de cuadros rápido para codificadores H.264/AVC. La aplicación del algoritmo propuesto reduce en más de 10 veces el número de iteraciones de codificación para elegir el mejor modo intra en comparación con la decisión basada en RDO. La arquitectura fue sintetizada en FPGA y logró una frecuencia de operación de 98MHz procesando más de 300 cuadros HD1080p por segundo. Con este enfoque, logramos una mejora en el rendimiento de un orden de magnitud en comparación con los enfoques basados en RDO, lo cual es muy importante

• Materias:Control de potencia Núcleo de memoria Sensor de visión Acelerador de hardware Programación de arquitecturas
• Subjects:Power control Memory core Vision sensor Hardware accelerator Architecture programming
• Palabras claves:Modo de predicción; Cuadro intra; Algoritmo; Diseño de hardware; H.264/AVC; Codificador
• Keywords:Prediction mode; Intra frame; Algorithm; Hardware design; H.264/AVC; Encoder