Resumen

Las comunicaciones inalámbricas requieren el empleo de métodos de corrección de errores sobre los datos transmitidos,usándose generalmente técnicas de codificación Reed-Solomon & Viterbi, por razones de desempeño y seguridad es preferible implementarlos sobre hardware. En este trabajo se presenta el diseño modular de la etapa de codificación de estos códigos parasu concatenación usando VHDL (VHSIC Hardware Descriptor Language), orientado a la implementación sobre tecnología de matriz de compuertas programadas por campo (FPGA). Se inicia con una revisión de los conceptos asociados a la definición de los componentes, y el modelo, descripción del comportamiento, luego la arquitectura es diseñada usando la sintaxis en VHDL y es capturado el diseño de hardware, finalmente se presentan los resultados de síntesis.

INTRODUCCIÓN

En los procesos de transmisión de datos se deben emplear técnicas de codificación con corrección de error para garantizar la confiabilidad de la información. Entre las posibles soluciones para contrarrestar los efectos del canal pueden mencionarse algunas metodologías, como por ejemplo el uso de diversidad temporal, mediante códigos robustos, es decir, usando una cadena concatenada de códigos.

Entre la codificación de canal [9,11], se presentan los esquemas empleados con mayor frecuencia, los cuales serán considerados con el objetivo de identificar los módulos a definir para realizar la descripción estructural.

En particular se revisan los códigos concatenados de forma serial compuestos por Reed-Solomon (como codificador externo) y códigos convolucionales (como codificador interno) y los intercaladores presentados en [17] para disminuir los errores por efecto ráfaga, siendo este esquema de codificación concatenado una alternativa eficiente, cuya ganancia se acerca al límite de Shannon, con respecto al empleo de los códigos de forma separada.

La concatenación entre códigos fue introducida por Forney como una técnica muy práctica para obtener un código de longitud suficientemente alta y una capacidad correctora extremadamente elevada. Eso se logra utilizando múltiples niveles de codificación, con el fin de lograr unas ganancias de codificación grandes, cercanas al límite de Shannon [1], por la combinación de dos códigos componentes relativamente simples. El esquema de codificación resultante es muy potente y está dotado de una estructura que permite una decodificación sencilla.

• Materias:Comunicaciones inalámbricas Codificación de información Arquitectura informática
• Subjects:Wireless communications Information coding Computer architecture
• Palabras claves:VHDL, hardware reconfigurable, codificadores, comunicación digital.
• Keywords:VHDL, hardware re-configurable, coders, communication digital.