Resumen

El diseño de sistemas embebidos se basa cada vez más en multiprocesadores de un solo chip debido a los altos requisitos de rendimiento y flexibilidad. Los multiprocesadores embebidos en FPGA proporcionan la flexibilidad adicional al permitir la personalización a través de la adición de aceleradores de hardware en FPGA cuando la implementación de software paralelo no proporciona el rendimiento esperado. Y la arquitectura general de multiprocesadores se mantiene para aplicaciones adicionales. Esto proporciona una transición a una implementación paralela solo de software evitando la implementación puramente de hardware. Se propone un flujo de diseño automático adecuado para el procesamiento de señales de flujo de datos que exhibe tanto el modo de ejecución en paralelo de canalización como de datos. Se explora la paralelización de software basada en el modelo Fork-Join para encontrar la mejor configuración de paralelización. Se añade una coprocesador de síntesis basada en C para mejorar el rendimiento con un mayor uso de recursos de hardware. El algoritmo criptográfico Estándar

• Materias:Elementos lógicos Sistema de archivos Multinúcleo heterogéneo Flexibilidad del montium Gestión de memoria
• Subjects:Logic elements File system Heterogeneous multicore Montium flexibility Memory management
• Palabras claves:Diseño de sistemas embebidos; Multiprocesadores de chip único; FPGA; Aceleradores de hardware; Paralelización de software; Coprocesador de síntesis basado en C
• Keywords:Embedded system design; Single chip multiprocessors; FPGA; Hardware accelerators; Software parallelization; C-based synthesis coprocessor