Resumen

Este documento presenta una metodología para integrar un coprocesador difuso descrito en VHDL (Lenguaje de Descripción de Hardware VHSIC) en un procesador suave incrustado en un FPGA, lo que aumenta el rendimiento de todo el sistema, ya que el controlador utiliza el paralelismo a nivel de circuito para aplicaciones de alta velocidad de demanda, el resto de la aplicación puede ser escrita en C/C++. Utilizamos el procesador suave ARM de 32 bits, que permite la programación secuencial y paralela. El coprocesador FLC incorpora un método de ajuste que permite manipular la respuesta del sistema. Mostramos resultados experimentales utilizando un controlador difuso PD+I como coprocesador incrustado.

• Materias:Axiomas de separación Modelos borrosos
• Subjects:Separation axioms Fuzzy models
• Palabras claves:Metodología; Coprocesador difuso; VHDL; FPGA; Paralelismo; ARM; Coprocesador
• Keywords:Methodology; Fuzzy coprocessor; VHDL; FPGA; Parallelism; ARM; Coprocessor