Este documento presenta una metodología para integrar un coprocesador difuso descrito en VHDL (Lenguaje de Descripción de Hardware VHSIC) en un procesador suave incrustado en un FPGA, lo que aumenta el rendimiento de todo el sistema, ya que el controlador utiliza el paralelismo a nivel de circuito para aplicaciones de alta velocidad de demanda, el resto de la aplicación puede ser escrita en C/C++. Utilizamos el procesador suave ARM de 32 bits, que permite la programación secuencial y paralela. El coprocesador FLC incorpora un método de ajuste que permite manipular la respuesta del sistema. Mostramos resultados experimentales utilizando un controlador difuso PD+I como coprocesador incrustado.
Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.
Artículo:
Basado en el Conjunto de Redes Neuronales ART de Competencia Suave y su Aplicación al Diagnóstico de Fallos de Rodamientos
Artículo:
Control de la velocidad de rotación de la válvula rotativa en herramientas MWD basado en la compensación de la velocidad de avance
Artículo:
Las bifurcaciones retorcidas de bucles dobles homoclínicos con valores propios resonantes.
Artículo:
Asignación de recursos basada en características de incrustación topológica en la virtualización de redes
Artículo:
Métodos de extragradiante de tipo Mann para sistemas generales de desigualdades variacionales con restricciones de inclusión variacional multivaluada en espacios de Banach.
Artículo:
Creación de empresas y estrategia : reflexiones desde el enfoque de recursos
Libro:
Ergonomía en los sistemas de trabajo
Artículo:
La gestión de las relaciones con los clientes como característica de la alta rentabilidad empresarial
Artículo:
Los web services como herramienta generadora de valor en las organizaciones