Resumen

A medida que la arquitectura de hardware de hoy en día se vuelve cada vez más complicada, resulta más difícil modificar o mejorar la microarquitectura de un diseño en nivel de transferencia de registros (RTL). En consecuencia, los métodos tradicionales que hemos utilizado para desarrollar un diseño no son capaces de hacer frente a diseños complejos. En este documento, sugerimos una forma de diseñar circuitos lógicos digitales complejos con un tipo de SystemVerilog suave y avanzado a nivel de sistema electrónico. Aplicamos el concepto de diseño y reutilización con un alto nivel de abstracción para implementar granjas de servidores de criptoprocesadores de curva elíptica. Con el concepto del nivel superior de abstracción al RTL utilizado en el diseño tradicional de HDL, logramos con éxito la implementación suave de las granjas de servidores de criptoprocesadores, así como un código de banco de pruebas robusto con un esfuerzo trivial en el mismo entorno de simulación. De lo contrario, podría haber sido necesario realizar simulaciones Verilog propensas a errores para los IPs de

• Materias:Modelos matemáticos Conjuntos difusos Ecuaciones integrales Fusión de características Algoritmo de optimización
• Subjects:Mathematical models Fuzzy sets Integral equations Feature fusion Optimization algorithm
• Palabras claves:Arquitectura de hardware; Microarquitectura; SystemVerilog; Diseño y reutilización; Criptografía de curva elíptica; Multiplicación serial de GF(2)
• Keywords:Hardware architecture; Microarchitecture; SystemVerilog; Design-and-reuse; Elliptic curve cryptography; GF(2) serial multiplication