Biblioteca122.739 documentos en línea

Artículo

Designing of 2-Stage CPU Scheduler Using Vague LogicDiseño de un planificador de CPU de 2 etapas utilizando lógica vaga.

Resumen

En el sistema operativo, el programador de CPU está diseñado de tal manera que todos los recursos se utilizan completamente. Con la programación de prioridad estática, el programador asegura que el tiempo de CPU se asignará según la prioridad más alta pero ignora otros factores; por lo tanto, afecta el rendimiento. Para mejorar el rendimiento, proponemos un nuevo programador basado en lógica vaga de 2 etapas. En la primera etapa, el programador maneja la incertidumbre de las tareas utilizando el sistema de inferencia vaga propuesto (VIS). En la segunda etapa, el programador utiliza un algoritmo de programación de prioridad orientado a lo vago (VOPS) para la selección del próximo proceso. El objetivo de este trabajo es manejar la incertidumbre y optimizar tanto el promedio como la cantidad de variación con respecto a las matrices de rendimiento: tiempo de espera promedio, tiempo de retorno promedio y tiempo de retorno normalizado promedio. También se realiza una simulación utilizando MATLAB para evaluar el rendimiento. Los resultados de la simulación muestran que el programador prop

  • Tipo de documento:
  • Formato:pdf
  • Idioma:Inglés
  • Tamaño: Kb

Cómo citar el documento

Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.

Este contenido no est� disponible para su tipo de suscripci�n

Información del documento