Resumen

El algoritmo "S-box" es un componente clave del Estándar de Cifrado Avanzado (AES) debido a su propiedad no lineal. Se han investigado y debatido varios enfoques de implementación que cumplen estrictos objetivos de aplicación (como bajo consumo, alto rendimiento, área reducida), pero el objetivo final de muchos investigadores es encontrar una huella de hardware compacta y pequeña para el circuito S-box. En este artículo, presentamos nuestra versión de S-box minimizada con dos propuestas separadas y mejoras en el número total de puertas. La S-box compacta se adopta con una arquitectura de procesador compacta y óptima adaptada específicamente para el AES, a saber, la arquitectura de conjunto de instrucciones compacta (CISA). Para justificar y reforzar aún más el propósito de la aplicación del criptoprocesador compacto, también hemos presentado una arquitectura de cifrado selectivo (SEA) que incorpora la CISA como parte del núcleo de cifrado, acompañada del algoritmo de partición de conjuntos en árboles jerárquicos (SPIHT) como sistema completo de cifrado selectivo.

• Materias:Celda de memoria Arquitectura informática Levitación magnética Diseño Kansei Análisis de algoritmos
• Subjects:Memory cell Computer architecture Magnetic levitation Kansei Design Algorithm analysis
• Palabras claves:box, sistema completo de cifrado selectivo, Estándar de Cifrado Avanzado, Varios enfoques de implementación, arquitectura óptima del procesador, recuento total de puertas, arquitectura de cifrado selectivo, pequeña huella de hardware, objetivos de aplicación estrictos, AES
• Keywords:box, complete selective encryption system, Advanced Encryption Standard, Various implementation approaches, optimum processor architecture, overall gate count, selective encryption architecture, small hardware footprint, stringent application goals, AES