Resumen

Este artículo presenta una nueva implementación del estándar JPEG2000 como un sistema en un chip (SoC). Mientras que la mayoría de la investigación en este campo se centra en la aceleración del codificador de Nivel I de EBCOT, este trabajo se enfoca en una solución incrustada para EBCOT Nivel II. Específicamente, este artículo propone usar un procesador softcore incrustado para realizar el procesamiento de Nivel II como la parte trasera de un canal de codificación. Se elige el procesador Altera NIOS II para la implementación y se acopla con módulos de procesamiento incrustados existentes para realizar un codificador JPEG2000 completamente incrustado. El diseño se sintetiza en un FPGA Stratix IV y se muestra que supera a otras implementaciones de SoC comparables en un 39% en tiempo de computación.

• Materias:Modelado de rendimiento Bucles de instrucciones Análisis de algoritmos Optimización de frecuencia Arquitectura de Sistemas
• Subjects:Performance modeling Instruction loops Algorithm analysis Frequency optimization System architecture
• Palabras claves:Jpeg2000; Implementación; Soc; EbcoT; Solución integrada; Fpga
• Keywords:Jpeg2000; Implementation; Soc; EbcoT; Embedded solution; Fpga