Resumen

Se analizan los divisores de frecuencia de división por tres con señal de forzamiento directo y se pone de relieve el mecanismo de bloqueo real que subyace a su funcionamiento. En particular, se demuestra que el mecanismo de bloqueo no puede explicarse con la mezcla entre señales, como se hace comúnmente en la literatura. Se desarrolla un procedimiento analítico basado en el método de promediado para resolver la ecuación que describe dichos divisores, y se predice la primera aproximación a la oscilación en los estados bloqueados. La amplitud y la fase de la tensión de salida en estado estacionario, así como el rango de bloqueo, se derivan en función de los parámetros del circuito, obteniéndose útiles directrices de diseño. Los resultados obtenidos se aproximan mucho a las simulaciones SPICE para un proceso RF-CMOS de 0,13 um.

• Materias:Ingeniería electrónica Radares Codificación de video Sistemas de comunicación Procesamiento de datos
• Subjects:Electronic engineering Radars Video Coding Communication systems Data processing
• Palabras claves:mecanismo de bloqueo real, directrices de diseño útiles, proceso cmos, simulaciones spice, procedimiento analítico, parámetros del circuito, resultados derivados, primera aproximación, divisores de frecuencia, estados bloqueados
• Keywords:actual locking mechanism, useful design guidelines, cmos process, spice simulations, analytical procedure, circuit parameters, derived results, first approximation, frequency dividers, locked states