Resumen

La actual tendencia de convergencia digital lleva a la necesidad del codificador/decodificador de video (codec) que debe soportar múltiples estándares de video en una sola plataforma, ya que es costoso usar un chip de codec de video dedicado para cada estándar. El documento presenta una arquitectura de circuito de alto rendimiento compartida que puede realizar la cuantización de cinco codecs de video populares como H.264/AVC, AVS, VC-1, MPEG-2/4 y JPEG. La arquitectura de cuantificación propuesta es completamente libre de divisiones, ya que la operación de división se reemplaza por operaciones de desplazamiento y adición para todos los estándares. El diseño se implementa en FPGA y posteriormente se sintetiza en tecnología CMOS 0.18m. Los resultados muestran que el diseño propuesto satisface los requisitos de los cinco codecs con una capacidad de decodificación máxima de 60 fps a 187 MHz en la plataforma Xilinx FPGA para video HD 1080p.

• Materias:Comunicación Multimedia Proxy anónimo Diseño de imagen Emparejamiento bilineal Red sistemática
• Subjects:Multimedia communication Anonymous proxy Image design Bilinear matching Systematic network
• Palabras claves:Codificador de video; Decodificador; Códec; Estándares; Cuantización; FPGA
• Keywords:Video encoder; Decoder; Codec; Standards; Quantization; FPGA