Resumen

En este trabajo se propone la lógica dinámica híbrida en modo corriente (H-DyCML) como alternativa al actual estilo dinámico CML (DyCML) para el diseño de circuitos digitales en aplicaciones de señal mixta. H-DyCML introduce transistores de paso complementarios para la implementación de funciones lógicas. Esto permite reducir los niveles de pares de transistores acoplados a la fuente apilados en comparación con el estilo DyCML existente. La reducción resultante de los niveles de pares de transistores permite una mejora significativa de la velocidad. Se realizan simulaciones SPICE utilizando parámetros de tecnología CMOS de 180 nm y 90 nm de TSMC para verificar la funcionalidad e identificar sus ventajas. Se han investigado algunas cuestiones relacionadas con la compatibilidad de la lógica de transistores de paso complementarios y se han propuesto las soluciones adecuadas. El rendimiento de las puertas H-DyCML propuestas se compara con el de las puertas DyCML existentes. La comparación confirma que las puertas H-DyCML propuestas son más rápidas que las puertas DyCML existentes.

• Materias:Electroquímica Corriente dinámica híbrida Termomecánica Sistemas ciberfísicos
• Subjects:Electrochemistry Hybrid dynamic current Thermomechanics Cyber-physical systems
• Palabras claves:Compuertas DyCML, niveles de pares de transistores, H, DyCML, lógica de transistores de paso complementarios, lógica híbrida de modo de corriente dinámico, parámetros de tecnología CMOS de nm, transistores de paso complementarios, diseño de circuitos digitales, mejora significativa de la velocidad.
• Keywords:DyCML gates, transistor pair levels, H, DyCML, complementary pass transistor logic, hybrid dynamic current mode logic, nm CMOS technology parameters, complementary pass transistors, digital circuit design, significant speed improvement