Resumen

Las computadoras reconfigurables (RCs) con coprocesadores de hardware (FPGA) pueden lograr una mejora significativa en el rendimiento en comparación con las computadoras tradicionales basadas en microprocesadores para muchas aplicaciones científicas. La cantidad potencial de aceleración depende del paralelismo intrínseco de la aplicación objetivo, así como de las características de la plataforma objetivo. En este trabajo, utilizamos aplicaciones de procesamiento de imágenes como estudio de caso para demostrar cómo los diseños de hardware son parametrizados por la arquitectura del coprocesador, en particular la E/S de datos, es decir, la memoria local del dispositivo FPGA y la interconexión entre el FPGA y el microprocesador. La memoria local debe ser utilizada por aplicaciones que acceden a datos de forma aleatoria. Un caso típico que pertenece a esta categoría es el registro de imágenes. Por otro lado, una aplicación como la detección de bordes puede leer datos directamente a través de la interconexión de manera secuencial. Se implementan dos algoritmos diferentes de registro de imágenes, el algorit

• Materias:Cinemática directa de robots Sistema informático Bloques programables Sistema de filtrado Arquitecturas de red
• Subjects:Direct robot kinematics Computer system Programmable blocks Filtering system Network architectures
• Palabras claves:Computadoras reconfigurables; Coprocesadores de hardware; FPGA; Aplicaciones de procesamiento de imágenes; Mejora del rendimiento; Paralelismo; Interconexión
• Keywords:Reconfigurable computers; Hardware co-processors; FPGA; Image processing applications; Performance improvement; Parallelism; Interconnect