Resumen

Este documento presenta una red de interconexión mejorada para la arquitectura FPGA basada en árboles que unifica dos redes programables unidireccionales. Se desarrollan nuevas herramientas para ubicar y enrutarr los circuitos de referencia más grandes, donde se utilizan diferentes técnicas de optimización para obtener una arquitectura optimizada. Se analiza el efecto de la variación en el tamaño de LUT y de clúster en el área, rendimiento y potencia de la arquitectura basada en árboles. Los resultados experimentales muestran que una arquitectura con tamaño de LUT 4 y tamaño de aridad 4 es la más eficiente en términos de área y disipación de potencia estática, mientras que las arquitecturas con un tamaño de LUT y clúster más altos son eficientes en términos de rendimiento. También mostramos que unificar una malla con esta topología de árbol conduce a una arquitectura que tiene una buena escalabilidad de diseño y una mejor eficiencia de interconexión en comparación con la malla estilo V

• Materias:Elementos lógicos Sistema de archivos Multinúcleo heterogéneo Flexibilidad del montium Gestión de memoria
• Subjects:Logic elements File system Heterogeneous multicore Montium flexibility Memory management
• Palabras claves:Red de interconexión mejorada; Arquitectura de FPGA basada en árbol; Técnicas de optimización; Tamaño de LUT; Tamaño de clúster; Eficiencia de interconexión
• Keywords:Improved interconnect network; Tree-based FPGA architecture; Optimization techniques; LUT size; Cluster size; Interconnect efficiency