Resumen

En los modernos Arreglos de Puertas Programables en Campo basados en SRAM, una Tabla de Búsqueda (LUT) es el principal elemento lógico constituyente que puede realizar cualquier función Booleana posible. Sin embargo, esta flexibilidad de las LUTs viene con una penalización de área considerable. Una parte de este exceso de área proviene del aumento en la cantidad de memoria de configuración que crece exponencialmente a medida que el tamaño de la LUT aumenta. En este documento, primero presentamos un análisis detallado de una arquitectura de FPGA previamente propuesta que permite compartir tablas de memoria de LUTs (SRAM) entre funciones equivalentes NPN, para reducir el área así como el número de bits de configuración. Luego proponemos varios métodos para mejorar la arquitectura existente. Se ha propuesto una nueva técnica de agrupamiento que empaqueta funciones equivalentes NPN juntas dentro de un Bloque Lógico Configurable (CLB). También hacemos uso de un algoritmo de coincidencia Booleana de alto rendimiento recientemente propuesto para realizar la clasificación

• Materias:Sincronización para comunicaciones Lógica difusa Aceleradores Uso compartido de tablas Sistema de control
• Subjects:Synchronization for communications Fuzzy logic Accelerators Shared use of tables Control system
• Palabras claves:LUT; SRAM; Arquitectura FPGA; Funciones equivalentes NPN; Bloque lógico configurable; Algoritmo de coincidencia booleana
• Keywords:Lut; Sram; Fpga architecture; Npn-equivalent functions; Configurable logic block; Boolean matching algorithm