El diseño de FPGA de contramedidas de análisis de canal lateral utilizando lógica de doble riel sin enmascarar con pre-carga parece ser un gran desafío. De hecho, la robustez de tal solución depende de una cuidadosa colocación diferencial y enrutamiento, mientras que tanto el diseño de FPGA como las herramientas de EDA de FPGA no están desarrollados para tales propósitos. Sin embargo, evaluar el nivel de seguridad que se puede lograr con ellos es un tema importante, ya que está directamente relacionado con la idoneidad de utilizar FPGA comerciales en lugar de FPGA personalizados para este tipo de protección. En este artículo, demostramos experimentalmente que la colocación y enrutamiento diferencial de una implementación de FPGA se puede hacer con una granularidad suficiente para mejorar la ganancia de seguridad. Sin embargo, hasta ahora, esta ganancia resultó ser menor para las FPGAs que para los ASICs. Las soluciones demostradas en este artículo explotan la doble salida de las FPGAs modernas para lograr un mejor equilibrio de las interconexiones de doble riel. Sin embargo,
Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.
Artículo:
Método de Marketing de Precisión de Plataforma de E-Commerce Basado en Algoritmo de Agrupamiento
Artículo:
Modelado de redes de reacción de interacciones ecológicas complejas: Endosimbiosis y regulación multinivel
Artículo:
Estudio de la respuesta dinámica de un deslizamiento de tierras sometido a un terremoto mediante el método DDA mejorado
Artículo:
Utilizando el contexto en la comunicación inalámbrica de corto alcance basada en la ubicación.
Artículo:
Precios óptimos para el almacenamiento en caché codificado por MDS en redes inalámbricas D2D