Biblioteca122.294 documentos en línea

Artículo

Exploiting Dual-Output Programmable Blocks to Balance Secure Dual-Rail LogicsExplotando bloques programables de doble salida para equilibrar lógicas seguras de doble riel.

Resumen

El diseño de FPGA de contramedidas de análisis de canal lateral utilizando lógica de doble riel sin enmascarar con pre-carga parece ser un gran desafío. De hecho, la robustez de tal solución depende de una cuidadosa colocación diferencial y enrutamiento, mientras que tanto el diseño de FPGA como las herramientas de EDA de FPGA no están desarrollados para tales propósitos. Sin embargo, evaluar el nivel de seguridad que se puede lograr con ellos es un tema importante, ya que está directamente relacionado con la idoneidad de utilizar FPGA comerciales en lugar de FPGA personalizados para este tipo de protección. En este artículo, demostramos experimentalmente que la colocación y enrutamiento diferencial de una implementación de FPGA se puede hacer con una granularidad suficiente para mejorar la ganancia de seguridad. Sin embargo, hasta ahora, esta ganancia resultó ser menor para las FPGAs que para los ASICs. Las soluciones demostradas en este artículo explotan la doble salida de las FPGAs modernas para lograr un mejor equilibrio de las interconexiones de doble riel. Sin embargo,

  • Tipo de documento:
  • Formato:pdf
  • Idioma:Inglés
  • Tamaño: Kb

Cómo citar el documento

Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.

Este contenido no est� disponible para su tipo de suscripci�n

Información del documento