Biblioteca122.294 documentos en línea

Artículo

AADL Extension to Model Classical FPGA and FPGA Embedded within a SoCExtensión de AADL para modelar FPGA clásicas y FPGA integradas dentro de un SoC

Resumen

Con la evolución de la tecnología, la complejidad del sistema aumentó y los campos de aplicación del sistema embebido se expandieron. Las aplicaciones actuales necesitan un alto grado de rendimiento, flexibilidad y entornos de desarrollo eficientes. Hoy en día, la lógica reconfigurable permite cumplir con los requisitos de procesamiento en el chip con nuevos beneficios resultantes de la reconfiguración parcial y dinámica. Pero la dimensión introducida en el diseño de estos sistemas requiere más abstracción para gestionar su complejidad y modelos eficientes para proporcionar estimaciones preliminares fiables. Mientras que los sistemas multiprocesador clásicos pueden ser modelados sin dificultad, el uso de la reconfiguración parcial en tiempo de ejecución en sistemas en chips flexibles heterogéneos generalmente no está cubierto. La contribución de este artículo es abordar esto con una extensión del lenguaje AADL capaz de modelar la lógica reconfigurable, posiblemente considerando la reconfiguración dinámica y los requisitos de consumo de

  • Tipo de documento:
  • Formato:pdf
  • Idioma:Inglés
  • Tamaño: Kb

Cómo citar el documento

Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.

Este contenido no est� disponible para su tipo de suscripci�n

Información del documento