Resumen

La factorización Cholesky es un problema fundamental en la mayoría de las aplicaciones informáticas de ingeniería y ciencia. Cuando se trata de una matriz dispersa grande, la descomposición numérica consume la mayor parte del tiempo. Presentamos una arquitectura vectorial para paralelizar la descomposición numérica de la factorización Cholesky. Construimos un modelo analítico integrado de rendimiento parametrizado para predecir con precisión los tiempos de ejecución de matrices típicas bajo parámetros variables. Nuestro enfoque propuesto es general para el acelerador y no está limitado ni por matrices de puertas programables en campo (FPGA) ni por circuitos integrados específicos de la aplicación. Implementamos un módulo simplificado en FPGAs para demostrar la precisión del modelo. Los experimentos demuestran que, en la mayoría de los casos, las diferencias de rendimiento entre la ejecución prevista y la medida son inferiores al 10%. Basándonos en el modelo de rendimiento, optimizamos los parámetros y obtenemos un equilibrio entre recursos y rendimiento tras analizar el rendimiento de distintos ajustes de los parámetros. Comparando con el estado del arte de la implementación en CPU y GPU, comprobamos que el rendimiento de los parámetros óptimos es el doble que el de la CPU. Nuestro modelo ofrece varias ventajas, sobre todo en el consumo de energía. Proporciona orientación para el diseño de futuros componentes de aceleración.

• Materias:Álgebra Análisis Matemático Ingeniería Matemática aplicada Lógica matemática
• Subjects:Algebra Mathematical Analysis Engineering Applied Mathematics Mathematical logic
• Palabras claves:Factorización Cholesky; descomposición numérica; arquitectura vectorial; modelo de rendimiento; fpgas; optimización
• Keywords:Cholesky factorization; numerical decomposition; vector architecture; performance model; fpgas; optimization