Biblioteca122.294 documentos en línea

Artículo

FAS: Using FPGA to Accelerate and Secure SDN Software SwitchesFAS: Uso de FPGA para acelerar y proteger los conmutadores de software SDN

Resumen

La Red Definida por Software (SDN) promete la visión de redes más flexibles y manejables, pero requiere cierto nivel de programabilidad en el plano de datos para acomodar diferentes abstracciones de reenvío. Los conmutadores de software SDN que se ejecutan en plataformas multicore de uso general son programables y tienen un bajo costo de implementación. Sin embargo, el rendimiento de los conmutadores de software SDN no es satisfactorio debido a las operaciones de reenvío complejas en los paquetes. Además, esto puede obstaculizar el rendimiento de la seguridad en tiempo real en el conmutador de software. En este documento, analizamos el procedimiento de reenvío e identificamos el cuello de botella de rendimiento de los conmutadores de software SDN. Se propone un mecanismo basado en FPGA para acelerar y asegurar los conmutadores SDN, denominado FAS (Conmutador de software SDN acelerado por FPGA), para aprovechar la reconfigurabilidad y las ventajas de alto rendimiento de las FPGA. FAS mejora el rend

  • Tipo de documento:
  • Formato:pdf
  • Idioma:Inglés
  • Tamaño: Kb

Cómo citar el documento

Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.

Este contenido no est� disponible para su tipo de suscripci�n

Información del documento