Resumen

Desde la introducción de los primeros dispositivos reconfigurables en 1985, el campo de la computación reconfigurable ha desarrollado una amplia variedad de arquitecturas, desde tipos de grano fino hasta grano grueso. Sin embargo, las principales desventajas de los enfoques reconfigurables, los costos en área y consumo de energía, siguen presentes. Esta contribución presenta una solución para la adaptación impulsada por aplicaciones de nuestra arquitectura reconfigurable a nivel de transferencia de registros (RTL) para reducir los requisitos de recursos y el consumo de energía, manteniendo la flexibilidad y el rendimiento para un conjunto predefinido de aplicaciones. Además, se presentarán y discutirán características adaptativas en tiempo de ejecución implementadas, como enrutamiento en línea y secuenciación de configuración. Una presentación del chip prototipo de esta arquitectura diseñada en tecnología de celdas estándar de 90 nm fabricada por TSMC concluirá esta contribución.

• Materias:Control de potencia Núcleo de memoria Sensor de visión Acelerador de hardware Programación de arquitecturas
• Subjects:Power control Memory core Vision sensor Hardware accelerator Architecture programming
• Palabras claves:Reconfigurable; Computación; Arquitectura; Consumo de energía; Flexibilidad; Rendimiento
• Keywords:Reconfigurable; Computing; Architecture; Power consumption; Flexibility; Performance