Resumen

Este trabajo presenta el diseño, la implementación de hardware y el análisis de rendimiento de un nuevo expansor de claves y función de ronda asíncronos AES (estándar de cifrado avanzado), que ofrecen una mayor resistencia a los ataques de canal lateral (SCA). Estos diseños se basan en un paradigma lógico insensible al retardo (DI) conocido como lógica de convención nula (NCL), que admite propiedades útiles para resistir los SCA, como la codificación de doble carril, el funcionamiento sin reloj y las transiciones monótonas. Entre las ventajas potenciales se incluyen actividades de conmutación reducidas y más uniformes y una reducción de la relación señal-ruido (SNR). También se presenta un novedoso método para aumentar aún más el hardware NCL AES con una técnica de escalado de voltaje aleatorio para mayor seguridad. De este modo, los componentes propuestos filtran mucha menos información de canal lateral que los enfoques convencionales con reloj. Para verificar cuantitativamente estas mejoras, se ha llevado a cabo una verificación funcional y un análisis WASSO (weighted average simultaneous switching output) tanto en el enfoque síncrono convencional como en el enfoque basado en NCL propuesto, utilizando las herramientas de simulación Mentor Graphics ModelSim y Xilinx. La implementación de hardware se ha llevado a cabo en ambos diseños explotando una placa FPGA de evaluación estándar de ataque de canal lateral especificada, denominada SASEBO-GII, y se han recogido las correspondientes formas de onda de potencia para ambos diseños. Junto con los resultados de las simulaciones de software, hemos analizado las formas de onda recogidas para validar las afirmaciones relacionadas con los beneficios del enfoque de diseño de criptohardware propuesto.

• Materias:Ingeniería electrónica Codificación de video Procesamiento de señales asistido por computador Informática Procesamiento de datos
• Subjects:Electronic engineering Video Coding Signal processing computer-assisted Computing Data processing
• Palabras claves:diseños, ataque de canal, promedio de salida de conmutación simultánea, técnica de escalado de voltaje aleatorio, tarjeta fpga de evaluación estándar, mentor graphics modelsim, hardware ncl aes, herramientas de simulación xilinx, estándar de cifrado avanzado, enfoques convencionales con reloj
• Keywords:designs, channel attack, average simultaneous switching output, random voltage scaling technique, standard evaluation fpga board, mentor graphics modelsim, ncl aes hardware, xilinx simulation tools, advanced encryption standard, conventional clocked approaches