Resumen

La tolerancia a fallos es de gran importancia para los sistemas de big data. Aunque existen varias técnicas a nivel de aplicación basadas en software para la seguridad de fallos en sistemas de big data, hay un espacio de investigación potencial a nivel de hardware. El big data necesita ser procesado de manera económica y eficiente, para lo cual las arquitecturas de hardware tradicionales, aunque adecuadas, no son óptimas para este propósito. En este artículo, proponemos un esquema de tolerancia a fallos a nivel de hardware para big data y computación en la nube que puede ser utilizado con la tolerancia a fallos a nivel de software existente para mejorar el rendimiento general de los sistemas. El esquema propuesto utiliza el método de detección de errores concurrente (CED) para detectar fallos a nivel de hardware, con la ayuda de Códigos Detectores de Errores Escalables (SEDC) y su comprobador. SEDC es una técnica de detección de errores unidireccional (AUED) capaz de detectar múltiples errores unidireccionales. El esquema S

• Materias:Algoritmo de agrupamiento Reconocimiento de caracteres Reconocimiento de entidades nombradas Algoritmos de recomendación Tecnologías de contenedores
• Subjects:Clustering algorithm Character recognition Named entity recognition Recommendation algorithms Container technologies
• Palabras claves:Tolerancia a fallos; Sistemas de big data; Nivel de hardware; Nivel de software; Códigos de detección de errores escalables; SEDC
• Keywords:Fault tolerance; Big data systems; Hardware level; Software level; Scalable error detecting codes; SEDC