Resumen

Los procesadores de aplicación específica (ASIP) ofrecen al diseñador un gran número de grados de libertad. Se necesitan herramientas de simulación precisas y rápidas para explorar el espacio de diseño. Con este fin, recientemente se han propuesto emuladores basados en FPGA como alternativa a los simuladores precisos de ciclo de software puro. Sin embargo, las ventajas de la emulación on-hardware se ven reducidas por la sobrecarga del proceso de síntesis RTL que debe ejecutarse para cada configuración a emular. El trabajo presentado en este artículo pretende mitigar esta sobrecarga, explotando una forma de reconfiguración en tiempo de ejecución de la plataforma impulsada por software. Presentamos una cadena de herramientas de emulación completa que, dado un conjunto de configuraciones ASIP candidatas, identifica y construye una arquitectura sobredimensionada capaz de reconfigurarse por software en tiempo de ejecución, emulando todos los puntos del espacio de diseño evaluados. El enfoque se ha validado con dos casos de estudio diferentes, un núcleo de filtrado y un núcleo de codificación M-JPEG. Además, la cadena de herramientas de emulación presentada combina la emulación de FPGA con el modelado físico basado en actividades para extraer cifras de área y consumo de potencia/energía. Mostramos cómo la adopción de la cadena de herramientas presentada reduce significativamente el tiempo de exploración del espacio de diseño, al tiempo que introduce una sobrecarga inferior al 10 por ciento de los recursos de la FPGA e inferior al 0,5 por ciento en términos de frecuencia de funcionamiento.

• Materias:Biopesticidas Semioquímicos Insectos fósiles Escarabajos Depredador
• Subjects:Biopesticides Semiochemicals Fossil insects Beetles Predator
• Palabras claves:sobrecarga, tiempo de exploración del espacio de diseño, cadena de herramientas de emulación parejas emulación fpga, instrucción específica de la aplicación, núcleo de codificación jpeg, proceso de síntesis rtl, configuraciones asip candidatas, cadena de herramientas de emulación completa, puntos del espacio de diseño, distintos casos prácticos
• Keywords:overhead, design space exploration time, emulation toolchain couples fpga emulation, application specific instruction, jpeg encoding kernel, rtl synthesis process, candidate asip configurations, complete emulation toolchain, design space points, different case studies