La técnica de reconfiguración dinámica (DRFI) es una técnica que emplea entradas en tiempo de ejecución para llevar a cabo pruebas funcionales en línea de los recursos lógicos y de interconexión de FPGA implementados en campo sin vectores de prueba. En el momento del diseño, se crean un conjunto diverso de configuraciones de bitstream funcionalmente idénticas que utilizan recursos de hardware alternativos en la estructura de la FPGA. Se impone un orden en el conjunto de configuraciones actualizado por la precedencia de indexación de PageRank. Las configuraciones que utilizan recursos permanentemente dañados y, por lo tanto, manifiestan salidas discrepantes, reciben un rango más bajo y por lo tanto son menos preferidas para la instanciación en la FPGA. Los resultados indican una identificación precisa de configuraciones sin fallos en un conjunto de bitstreams pregenerados con un bajo número de reconfiguraciones y evaluaciones de entrada. Para los circuitos de referencia de MCNC, la reducción observada en las evaluaciones de entrada es de hasta un 75% al comparar la técnica DRFI
Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.
Artículo:
Polinomios e Índices Topológicos de Grado General de Redes Sierpinski Generalizadas
Artículo:
Implementación de FPGA de un algoritmo A para la planificación de rutas en tiempo real.
Artículo:
Redes de sensores alimentadas por energía inalámbrica para el Internet de las cosas.
Artículo:
Diseños de transceptores para sistemas de retransmisión MIMO con información imperfecta sobre el estado del canal
Artículo:
Un Método de Asignación Óptima de Recursos de Red Multimodal de Energía Basado en NSGA-II