Resumen

La redundancia de hardware en distintos niveles de diseño es una técnica habitual de mitigación de fallos, bien conocida por su eficiencia en detrimento de la sobrecarga de área. Con el fin de reducir este inconveniente, se han propuesto en la literatura varias técnicas tolerantes a fallos para encontrar un buen compromiso. En este trabajo, se detectan y clasifican las puertas críticas de los circuitos matemáticos en función del impacto de un error en la salida del circuito. Estas puertas críticas deben reforzarse en primer lugar teniendo en cuenta la restricción de área de los criterios de diseño. De hecho, los bits de salida considerados cruciales para un sistema reciben mayor prioridad para ser protegidos, reduciendo la aparición de errores críticos. El sumador rápido 74283 se utiliza como ejemplo para ilustrar la viabilidad y eficiencia del enfoque propuesto.

• Materias:Ingeniería electrónica Redes Inalámbricas Ingeniería Eléctrica Procesamiento de señales asistido por computador Sistemas de comunicación Informática
• Subjects:Electronic engineering Wireless Networks Electrical Engineering Signal processing computer-assisted Communication systems Computing
• Palabras claves:técnica común de mitigación de fallos, compuertas constituyentes críticas, eficiencia, redundancia de hardware, limitación de área, errores críticos, compuertas críticas, criterios de diseño, diferentes niveles, sumador rápido
• Keywords:common fault mitigation technique, critical constituent gates, efficiency, hardware redundancy, area constraint, critical errors, critical gates, design criteria, different levels, fast adder