Resumen

Este trabajo propone una formulación ILP exacta para el problema de programación de tareas en una arquitectura 2D dinámica y parcialmente reconfigurable. Nuestro enfoque tiene en cuenta las limitaciones físicas del dispositivo objetivo que son relevantes para la reconfiguración. Específicamente, consideramos el número limitado de reconfiguradores que se utilizan para reconfigurar el dispositivo. Este trabajo también propone un planificador heurístico consciente de la reconfiguración, que aprovecha técnicas. Experimentamos con un sistema que emplea dos reconfiguradores. Este trabajo también extiende la formulación ILP para un escenario de Codesign HW/SW. También se ha desarrollado un planificador heurístico para esta extensión. Estos sistemas pueden implementarse fácilmente utilizando FPGAs estándar. Nuestro enfoque es capaz de mejorar la calidad de la programación en un 8,76% en promedio (22,22% en el mejor caso). Además, nuestro planificador heurístico obtiene la longitud óptima del cronograma en el 60% de los

• Materias:Elementos lógicos Sistema de archivos Multinúcleo heterogéneo Flexibilidad del montium Gestión de memoria
• Subjects:Logic elements File system Heterogeneous multicore Montium flexibility Memory management
• Palabras claves:Propuestas; Formulación ILP; Arquitectura reconfigurable; Planificador heurístico; Diseño de código hw/sw; Longitud del horario
• Keywords:Proposes; Ilp formulation; Reconfigurable architecture; Heuristic scheduler; Hw/sw codesign; Schedule length