Resumen

En este trabajo se propone una investigación exhaustiva de un nuevo dispositivo denominado MOSFET de silicio sobre aislante de puerta partida (SPG SOI MOSFET) para reducir los efectos de canal corto (SCEs). El estudio del dispositivo se ha realizado mediante un enfoque analítico y simulación. En la estructura propuesta, la puerta se divide en dos partes. Entre ambas partes existe una diferencia de tensión. Se demuestra que el potencial de superficie en la región del canal presenta una función escalón. Se obtienen algunas mejoras en parámetros como el SCE, el efecto de portadora caliente (HCE) y el descenso de barrera inducido por drenaje (DIBL). La precisión de los resultados obtenidos mediante el uso del modelo analítico se verifica mediante el software de simulación de dispositivos ATLAS. Los resultados obtenidos del modelo se comparan con los del MOSFET SOI de puerta única (SG). Los resultados de la simulación muestran que el rendimiento del MOSFET SOI SPG es superior.

• Materias:Celda de memoria Arquitectura informática Levitación magnética Diseño Kansei Análisis de algoritmos
• Subjects:Memory cell Computer architecture Magnetic levitation Kansei Design Algorithm analysis
• Palabras claves:Software de simulación de dispositivos ATLAS, rendimiento del MOSFET SOI SPG, MOSFET SOI SPG, SCEs, puerta, piezas, resultados, simulación, MOSFET SOI, enfoque analítico
• Keywords:ATLAS device simulation software, SPG SOI MOSFET performance, SPG SOI MOSFET, SCEs, gate, parts, results, simulation, SOI MOSFET, analytical approach