Resumen

Recientemente, la Máquina de Estados Finitos Reconfigurable ha llamado la atención de los investigadores para aplicaciones de procesamiento de señales en múltiples etapas. La síntesis óptima de la máquina de estados finitos reconfigurable con multiplexación de entrada (Reconfigurable FSMIM) se realiza mediante el algoritmo húngaro basado en heurística codiciosa iterativa (IGHA). El problema principal relacionado con IGHA es la desintegración de una técnica de codificación de estados. Este artículo propone la integración de IGHA con la asignación de estados utilizando un enfoque de descenso de gradiente basado en función de barrera logarítmica para reducir el consumo de hardware de Reconfigurable FSMIM. Se han realizado experimentos utilizando benchmarks de MCNC FSM que ilustran una mejora significativa en área y velocidad sobre otras arquitecturas durante la implementación en matrices de compuertas programables en campo (FPGA).

• Materias:Infraestructura computacional Topología de árbol binario Retrasos de extremo Barrera logarítmica Sistema lineal tridiagonal
• Subjects:Computational infrastructure Binary tree topology End delays Logarithmic barrier Tridiagonal linear system
• Palabras claves:Máquina de estados finitos reconfigurable; Procesamiento de señales; Algoritmo heurístico voraz iterativo; Técnica de codificación de estados; Función de barrera logarítmica; Matriz de compuertas programable en campo
• Keywords:Reconfigurable fsm; Signal processing; Iterative greedy heuristic algorithm; State encoding technique; Logarithmic barrier function; Field programmable gate array