Resumen

Presentamos un circuito de búsqueda de orden de rango (ROS) compacto y de bajo consumo que puede utilizarse para construir memorias asociativas y filtros de orden de rango (ROF) empleando técnicas de computación en el dominio del tiempo y MOS de puerta flotante. La arquitectura hereda la precisión y programabilidad de las implementaciones digitales, así como la compacidad y el bajo consumo de las analógicas. Nuestro objetivo prioritario es implementar la función de identificación. La función de filtrado se implementaría una vez realizada la función de identificación de la localización. El circuito prototipo se diseñó y fabricó en una tecnología CMOS de 0,18 μm. Consume solo 132,3 μW para un caso de demostración de ocho entradas.

• Materias:Celda de memoria Arquitectura informática Levitación magnética Diseño Kansei Análisis de algoritmos
• Subjects:Memory cell Computer architecture Magnetic levitation Kansei Design Algorithm analysis
• Palabras claves:objetivo de primera prioridad, técnicas de puerta MOS, caso de demostración de entrada, función de identificación de ubicación, tecnología CMOS de μm, función de filtrado, analógicas, memorias asociativas, implementaciones digitales, computación de dominio.
• Keywords:first priority objective, gate MOS techniques, input demonstration case, location identification function, μm CMOS technology, Filtering function, analog ones, associative memories, digital implementations, domain computation