Resumen

Diseñar núcleos de hardware para FPGAs puede convertirse rápidamente en una tarea complicada, difícil incluso para ingenieros experimentados. Con la adición de herramientas de desarrollo más sofisticadas y técnicas de lenguaje de alto nivel a compuertas más maduras, los diseños pueden ser ensamblados rápidamente; sin embargo, cuando el diseño es evaluado en la FPGA, el rendimiento puede no ser el esperado. Por lo tanto, un ingeniero puede necesitar mejorar el diseño para incluir monitores de rendimiento para comprender mejor los cuellos de botella en el sistema o para ayudar en la depuración del diseño. Desafortunadamente, identificar qué monitorear y agregar la infraestructura para recuperar los datos monitoreados puede ser una tarea desafiante y que consume mucho tiempo. Nuestro trabajo alivia este esfuerzo. Presentamos la Infraestructura de Monitoreo de Rendimiento de Hardware (HwPMI), que incluye una colección de herramientas de software y núcleos de hardware que se pueden utilizar para perfilar el diseño actual, recomendar e insertar

• Materias:Control de potencia Núcleo de memoria Sensor de visión Acelerador de hardware Programación de arquitecturas
• Subjects:Power control Memory core Vision sensor Hardware accelerator Architecture programming
• Palabras claves:Diseño de núcleos de hardware; FPGAs; Monitores de rendimiento; Infraestructura de monitoreo de rendimiento de hardware; Herramientas de software; Técnicas de lenguaje de alto nivel a compuertas.
• Keywords:Designing hardware cores; Fpgas; Performance monitors; Hardware performance monitoring infrastructure; Software tools; High-level language-to-gates techniques